概要:设计了一种用HHNEC0.35mBCD工艺构建的LDO线性稳压器,该LDO是一款低功耗,比特率大的高压劣线性稳压器。对其结构和工作原理展开分析,辩论了关键电路的设计,仿真结果检验了设计的正确性。 1章节 随着集成电路规模的发展,电子设备的体积、重量和功耗更加小,这对电源电路的集成化、小型化及电源管理性能明确提出了更加低的拒绝。
而随着片上系统(SOC)的大大发展,单片构建的LDO线性稳压器的应用于也更加普遍[1]。对于片内的LDO,最担忧的是寄生电容过大引发不平稳,论文针对片内应用于而设计的这款LDO,能确保在uF级别的寄生电容范围内都可以长时间工作,却是寄生电容再行大也不至于是F级别的。功耗是LDO线性稳压器的最重要指标之一,一般的LDO功耗都在几十A以上,例如文献[2]中电路的静态电流为38A,文献[3]中静态功耗高达65A,而本文的静态功耗做10A左右,不仅功耗较低,本文中第二级靠电阻的电流关系获取了一个小增益级,并且提升了整个LDO的比特率。
2LDO电路构成原理与关键模块设计 2.1电路基本工作原理 图1是LDO线性稳压器的结构框图,由下面几个部分构成:基准电压源(Vref)、误差放大器、同互为放大器、对系统电阻网络、调整管等。其中基准电压源输入参照电压Vref,拒绝它精度高,甘漂小。误差放大器将输入对系统回去的电压与基准电压Vref展开较为,并缩放其差值,其经过同互为放大器来掌控调整功率管的状态,因而使输入平稳。
在这里C1是前馈电容,可以提升阻抗调整亲率,并减少了一个左零点补偿,Cff获取一个零点补偿。第一级放大器就是一个差分对,和大多数误差放大器结构一样,第二级为同互为缩放级,靠电阻的电流关系获取一个小增益级,并掌控比特率。相对于普通结构而言的,如果靠运放必要驱动功率管,那比特率就被功率管的寄生电容和运放输出阻抗和增益要求了,而这个结构的增益和输出阻抗,比起运放小很多,比特率大自然就提升很多。
表格1为该LDO的主要设计参数和性能指标。 图1LDO线性稳压器结构示意图 表格1LDO的设计参数和性能指标 2.2电路构成与设计 (1)调整管结构设计:MOS型线性稳压器的调整管是电压驱动的,能大大降低器件消耗的静态电流,而且其较小的导通电阻使得漏失电压也较为较低,从而提升了电源的切换效率[4]。根据调整管的平方亲率关系式以及设计指标Vdropout200mV,可以计算出来出有调整管的宽长比,融合调整管的栅极寄生电容以及工艺的拒绝,在牵引情况下考虑到调整管需工作在线性区,将调整管的宽长设计为:W=6000m,L=0.5m。
(2)电阻R1与R2自由选择:输入电压由对系统网络要求,根据VOUT=VREF[(R1+R2)/R1],被选为以定的VREF=1.25V,R1=625K,那么R2=625K。 2.3误差放大器(EA)设计 误差放大器电路原理图如图2右图。
本文来源:开云·app(中国)官方网站-www.wanwanna.com